8000
Skip to content
View lima-ucr's full-sized avatar
😃
😃

Block or report lima-ucr

Block user

Prevent this user from interacting with your repositories and sending you notifications. Learn more about blocking users.

You must be logged in to block users.

Maximum 250 characters. Please don't include any personal information such as legal names or email addresses. Markdown supported. This note will be visible to only you.
Report abuse

Contact GitHub support about this user’s behavior. Learn more about reporting abuse.

Report abuse
lima-ucr/README.md

Bienvenido al Github del Laboratorio LIMA.

Laboratorio de Investigación en Microelectrónica y Arquitectura de Computadoras

(LIMA)

Escuela de Ingeniería Eléctrica

Universidad de Costa Rica

Coordinado por: Prof. Erick Carvajal Barboza, PhD

Tabla de Contenidos
  1. Descripción
  2. Proyectos en progreso
  3. Habilidades obtenidas en el laboratorioo
  4. Artículos científicos
  5. Contacto

Descripción

El principal objetivo del laboratorio es el estudio de los procesos de automatización de los flujos de diseño, validación y verificación de circuitos integrados, tanto a nivel de micro-arquitectura, como de diseño lógico y físico.

Actualmente trabajos proyectos donde se utilizan algoritmos de aprendizaje automático para acelerar o hacer más precisos cada uno de los pasos del flujo de diseño de circuitos integrados.

📍 Ubicación

IE-511

Proyectos ▪️◾◼️⬛

  • Implementación de modelos de Machine Learning para la predicción de retardos en circuitos integrados 🧑‍💻🕐
  • Implementación de modelos de Deep Learning para la predicción de rutabilidad en circuitos integrados 🧑‍💻
  • Creación de un Manual de uso de la herramienta OpenLANE ✏️📑
  • Configuración e implementación en OpenLANE de diseños de benchmarks libres de circuitos digitales 🔗⚒️
  • Desarrollo de un taller de electrónica para niños/as 👧👦
  • Implementación de modelos de Machine Learning para la predicción de rendimiento de microprocesadores
  • Diseño e Implementación de un procesador RISC-V
  • Estimación automatizada de los factores de actividad de diseños lógicos
  • Visualizador de reportes de temporización de OpenLane
  • Visualizador de componentes lógicos a partir de un netlist
  • Diseño e Implementación de un acelerador de inferencias de Random Forest en una FPGA
  • Documentación en español de OpenRAM

Habilidades obtenidas en el laboratorio. 🪜

Linux Badge OpenLane Badge OpenROADBadge

Lenguajes de Programación

Python Badge TCL Badge

Librerías de Programación

Scikit Learn Badge Matplotlib Badge Pandas Badge Numpy Badge Keras Badge

Artículos científicos 📄🖊️

Artículos de Conferencia

  1. Machine Learning-Based Pre-Routing Timing Prediction with Reduced Pessimism en DAC 2019
  2. FIST: A Feature-Importance Sampling and Tree-Based Method for Automatic Design Flow Parameter Tuning en ASP-DAC 2020
  3. Automatic Microprocessor Performance Bug Detection en HPCA 2021
  4. Aiding Microprocessor Performance Validation with Machine Learning en ISPASS 2024
  5. Improving Pre-Route Delay Estimations in Open-Source EDA Tools via Machine Learning en CONCAPAN 2024
  6. Harnessing Design History and Machine Learning for Precise Delay Estimation in Open Source EDA en CONCAPAN 2024
  7. Machine Learning for Distributed Denial of Service Attack Detection in Software-defined IoT en CONCAPAN 2024
  8. Correlating Pre-Route and Signoff Delay Through Delta-Based Machine Learning Prediction en LASCAS 2025

Capitulos de Libro

  1. Machine Learning Applications in Electronic Design Automation, Springer 2022
    1. Net-Based Machine Learning-Aided Approaches for Timing and Crosstalk Prediction
    2. Deep Learning for Routability

Pre-Prints

  1. Machine Learning for Microprocessor Performance Bug Localization

Estudiantes activos en el Laboratorio 🟢👨‍💻👩‍💻

  • Melissa Rodríguez Jimenez
  • Kristhel Quesada Lopez
  • David Rodríguez Gutierrez
  • Allan Alvarado Quirós

Estudiantes pasados 👨‍💻👩‍💻

  • Ana Eugenia Sánchez Villalobos
  • Alex Varela Quirós
  • Gabriel Alberto Barahona Otoya
  • Leonardo Serrano Arias
  • Mike Mai Chen
  • Daniel Chacón Mora
  • Mauricio Rodriguez Obando
  • Erick Sancho Alvarado
  • Antonio Franchi Chong-Kan
  • Sebastián Carvajal Sancho
  • Gabriel Briceño Cambronero
  • Lorena Solís Extteny
  • Jorge Meneses Garro
  • Ismael Jiménez Carballo
  • Rubén García Mendez
  • Aurelio Córdoba Valerio
  • Daniel Blanco Solis
  • Marvin Castro Castro
  • Bryan Mora Porras
  • Kevin Campos Castro
  • Jonatan Hidalgo Morales

Contacto ✉️

Correo del Profesor Ing. Erick Carvajal Barboza, PhD

Popular repositories Loading

  1. lima-ucr lima-ucr Public

    Config files for my GitHub profile.

  2. OpenLane_docs_spanish OpenLane_docs_spanish Public

  3. lima-ucr.github.io lima-ucr.github.io Public

    HTML

  4. OpenLane OpenLane Public

    Forked from The-OpenROAD-Project/OpenLane

    OpenLane is an automated RTL to GDSII flow based on several components including OpenROAD, Yosys, Magic, Netgen and custom methodology scripts for design exploration and optimization.

    Python

  5. power-estimation power-estimation Public

    Python

  6. IE0323--Sistemas-Digitales-I-II-2025 IE0323--Sistemas-Digitales-I-II-2025 Public

    Códigos para el desarrollo del las secciones de laboratorio del curso IE0323 Sistemas Digitales I

    Verilog

0